计数器芯片如何使用？
双向计数器还可以定时从任何给定的计数序列向上计数或向外计数。它们学习“向上”计数并增加或减少到某个预设值，始终从预定值“向下”计数。为零，这样我们就可以生成一个输出，当激活码计数为零或其他预设值时，该输出将被激活。
这种类型的计数器通常称为递减计数器(CTD)。在二进制或BCD 向上计数器中，对于来自某个选定设置的每个外部时钟脉冲电流，计数减一。 TTL74LS193 或CMOSCD4510 等双用途IC 的一种特殊方法是一个4 位二进制向上或向下计数器，带有一个额外的输入引脚，用于选择向上或向下计数寄存器模式。
4 位递减计数器
什么是数字集成电路IC？
数字集成电路IC有很多种。主要需要注意的是：
1、门电路和组合逻辑电路：与门电路、或门电路、与非门电路、编码器、译码器等。
2、触发器及时序逻辑电路：D触发器、JK触发器、计数器、寄存器等。
3、混合集成电路：时基电路、AD/DA转换电路等。
如何设计带有JK触发器的计数器？
根据计数器增减点数：加法计数器、减法计数器、加减计数器。
7.3.1 异步模式计数器
1.异步二进制计数器
1.异步模式二进制加法计数器
分析图7.3.1 4 位异步模式二进制加法计数器除以JK 触发器。
分析方法：从逻辑图到波形图（所有JK触发器大致都是T/触发器的形式，后级触发器的时钟脉冲电流就是前级触发器的输出Q ），然后从波形图到状态表，可以分析其逻辑功能。
2、同步和异步二进制减法计数器
减法运算规则：当0000-1时，可视为(1)0000-111111111-11110，其余以此类推。
注：74LS163 的引脚排列与74LS161 相同。不同的是74LS163需要同步清零。
(2) CT74LS161的逻辑功能
在0.C00 处清除异步模式
当1和0时，歌词同步到左行。
1和CPTCPP1，遵循4位自然二进制码，同步二进制计数器。
1和CPTCPP0，计数器状态持续变化。
4.基于N计数器完成任务的反馈信息设置方法
方法如下：
描述状态SN-1的二进制代码。
求归零逻辑，即求设置数然后控制端子的逻辑表达式。
画出连接图。
（集成显卡计数器中，清除和设置都是利用网络同步来完成的。有74LS163，区分同步和异步。有74LS193、74LS197、74LS192。清除和设置需要异步操作。有74LS161、74LS160、有的只有异步操作清零功能，如CC4520、74LS190、74LS19174LS90有异步清零、异步运行设置9个功能等）
使用CT74LS161构成模数小于等于16的N基计数器
5.歌词同步二进制加/减计数器
2、网络同步十进制加法计数器
8421BCD码同步十进制加法计数器电路分析
3.集成显卡和计数器
1、独立显卡十进制异步加法计数器CT74LS160
(1) CT74LS160的引脚排列及逻辑功能图
图7.3.3 CT74LS160 引脚排列图及逻辑功能图
(2) CT74LS160的逻辑功能
0.C00时异步清零
当1和0时，歌词同步，以分隔和推进数字。
1和CPTCPP1，清除BCD码和脱机十进制定时计数。
1和CPTCPP0，计数器状态不断增加。
2、独立显卡十进制歌词同步可逆计数器CT74LS190
其逻辑功能示意图如图7.3.15所示。其功能如教材表7.3.10所示。
独立显卡计数器总结：
独立显卡十进制离线加法计数器74160和74162的引脚排列图和逻辑功能图与74161和74163相同，不同的是74160和74162是十进制歌词同步加法计数器，而74161和74163是4位二进制（16 Base）离线添加计数器。另外，74160和74162的区别在于，74160区分异步清零，而74162结构为离线清零。
74190是单时钟集成显卡十进制异步可逆计数器。其引脚排列图和逻辑功能原理图与74191相同。74192是双时钟集成十进制歌词同步可逆计数器。其IO口排列图和逻辑功能原理图与74193相同，一模一样。
7.3.3 依靠计数器级联获得大容量N进制计数器
计数器的级联是将多个计数器串联起来，完成一个具有较大计数寄存器容量的N基计数器。
1.异步模式计数器似乎没有专用的进位模拟输出。大多数可以利用本级的高位输出信号来驱动下一级计数器，即常规并行通信进位来扩展卡容量。
一些例子：74LS290
(1)100基计数器
(2) 64位计数器
2. 网络同步计数器具有进位或借位输出端。您可以选择最合适的进位或借位输出信号来驱动下一级计数器。离线计数器复用有两种，一种是级间常规串行进位，即异步，是低位计数器的进位输出然后是高位计数器的时钟脉冲序列，异步操作速度较慢。另一种常规的级间分离进位，即异步，这就像将每个计数器的CP端连接在一起，接收统一的时钟脉冲，并将低位计数器的进位输出发送到计数器的计数控制端。高阶计数器。
示例：74161
(1) 基数60
(2)12位二进制计数器(慢速计数)
12位二进制计数器（快速计数）
7.4 寄存器和移位寄存器
寄存器近似为具有存储功能的触发器阵列。一个触发器可以读取1位二进制代码，而存储n位二进制代码的寄存器需要n个触发器。
根据功能不同，寄存器可分为三类：基本寄存器和两类：移位寄存器。基本寄存器不能连成一个来输入数据，只有在需要的时候才可以并联作为输出。移位寄存器中的数据可以在偏移脉冲波的作用下，按顺序排列并逐位左移或左移。数据可以在右行输入，在左行输出。也可以串行输入，然后串行输出。也可以并行输入、串行输出。串行输入，组合成一个输出，非常灵活，用途广泛。
7.4.1 所有相同的寄存器
概念：在数字电路中，单独存储二进制数据或代码的电路称为寄存器。
1.单次工作的基本套准
无论寄存器中先前的内容如何，如果数据传输完全由时钟脉冲序列CP控制并等待CP的上升沿，则并行数据输入端添加的数据D0~D3将立即被扔进寄存器中， 那是：
2. 双镜头使用相似的寄存器
(1) Clear.CR0，异步模式清零。那是：
(2) 发送号码。当CR1时，CP迅速下降发送号码。那是：
(3) 保持。除了CR1 和CP 的急剧上升沿以外的时间，寄存器内容将持续变化。
7.4.2 移位寄存器
1. 双向移位寄存器
四位左移寄存器：
时钟方程：
驱动方程：
状态方程：
右移位寄存器状态表：
输入输入
当前状态
次要状态
只能解释
二氯苯酚
1
1
1
1
0000
1000
1100
1110
1000
1100
1110
1111
输入4个连续的1
单向移位寄存器具有以下主要特点：
单向移位寄存器中的数字在CP脉冲波操作下也可以从前到后左移或右移。
n位双向移位寄存器可以存储n位二进制代码。 n CP驱动信号可以完成串口再输入工作。数百年来，可以从Q0Qn-1端子获得并行的n位二进制数。然后用n个CP脉冲电流实现串行输出不能工作。
如果串行输入端子的状态为0，则在n 个CP 驱动信号后寄存器将被清零。
2、敦井站移位寄存器
M0时右移，M1时左移
3.板载显卡站移位寄存器74LS194
CT74LS194的引脚图及逻辑功能图：
CT74LS194的功能列表：
工作状态
0
100
101
110
111
同步和异步清算
尽你所能
向左移动
左移
右行输入
7.4.3 移位寄存器的应用
1.环形计数器
1、环形计数器将单向移位寄存器的串行输入端和串行输出端连成一体，类似于一个开环。
结构特点：将FFn-1的输出低电平Qn-1连接到FF0的输入端D0。
工作原理：根据启动状态设置的不同，在输入计数器脉冲波CP的作用下，环形计数器的有效状态也可以循环移1，也可以循环移0。即，当后续输入CP驱动信号时，循环计数器中每个触发器的Q端或端都会有两个一组的矩形驱动信号。
当使用环形计数器时，系统可以设置合适的初始状态，Q3Q2Q1Q0输出的数码兽传奇状态不可能几乎相同（即它们不可能全部相同）。